> > El proceso se llama "síntesis". Eso :) > Hay muchos proyectos sobre HDL, pero no recuerdo ninguno que pueda > sintetizar netlists aparte de los antes mencionados... de los que > recuerdo podían sintetizar simuladores, Verilog y/o VHDL... > A ver que fabricante se anima